爱采购 Logo寻源宝典

功率MOS芯片的guard ring设计:从规格书到失效分析的实用判断

武汉做电力电子十年,熟悉GaN快充与SiC模块

在线咨询
导读:

功率MOS芯片的规格书里通常不会直接标注“guard ring”这个参数,但耐压等级、漏电流、热阻这些指标背后都受它影响。对采购和技术人员来说,真正需要搞清楚的是:什么情况下必须关注guard ring设计,如何从规格书参数反推芯片是否具备足够的保护结构,以及现场出现哪些现象说明guard ring可能失效。这篇内容从实际选型和故障排查角度,把guard ring的设计逻辑、参数关联和判断方法讲清楚,不涉及具体品牌和型号,只谈通用规律。

功率MOS芯片的规格书里通常不会直接标注“guard ring”这个参数,但耐压等级、漏电流、热阻这些指标背后都受它影响。对采购和技术人员来说,真正需要搞清楚的是:什么情况下必须关注guard ring设计,如何从规格书参数反推芯片是否具备足够的保护结构,以及现场出现哪些现象说明guard ring可能失效。这篇内容从实际选型和故障排查角度,把guard ring的设计逻辑、参数关联和判断方法讲清楚,不涉及具体品牌和型号,只谈通用规律。

从规格书哪些参数能看出guard ring的设计水平

规格书上不会写“本芯片有guard ring”这样一句话,但有几个参数组合能间接反映保护环的设计质量。第一是漏电流(IDSSI_{DSS}),即栅源短接、漏源加额定电压时的导通电流,高压MOS通常标称值在 10 μA10\ \mu A 到 1 mA1\ mA 之间。如果一只标称 600 V600\ V 的管子,IDSSI_{DSS} 在室温下就接近上限值,说明边缘保护结构可能偏弱,温度升高后漏电流会成倍增长,最终导致热失控。

第二是耐压的温漂特性。guard ring的掺杂浓度和结深直接决定击穿电压随温度的变化率。现场测试时,用晶体管图示仪观察 VDSV_{DS} 从零升到额定值的过程,如果击穿点附近曲线出现明显的“软拐点”而不是陡峭的雪崩击穿,往往意味着终端保护结构不够完善。老手看曲线时习惯把示波器探头衰减比拨到 ×100\times 100,因为高压测试时普通探头容易引入干扰,误判拐点位置。

第三是重复雪崩耐量(EASE_{AS}),这个参数在感性负载开关电路中特别重要。雪崩能量测试本质上是让体二极管反向恢复时承受瞬间高压,guard ring如果设计不当,雪崩电流会集中在芯片边缘局部点,导致先于芯片主体损坏。规格书上给出的 EASE_{AS} 值通常是单脉冲测试结果,实际电路中连续开关时的累积效应要远低于标称值,可靠的设计至少需要预留 50%~70% 的降额。

常见误区是只看 VDSSV_{DSS} 标称值,认为耐压等级一样的管子可以互相替换。实际上,两只标称 650 V650\ V 的MOS,一只可能用了场限环(FLR)加截止环的双层结构,另一只只做了简单的单环钝化,在连续脉冲或高温工况下,后者失效概率明显更高。规格书上的瞬态热阻曲线也能辅助判断:曲线在短时间区间(10−4∼10−3 s10^{-4}\sim 10^{-3}\ s)如果有明显台阶,通常说明芯片面积利用率不高,热量集中在中央区域,边缘散热路径缺失。

高压MOS和大电流MOS对guard ring的需求差异

并不是所有功率MOS都必须用同一种guard ring结构。设计取舍取决于芯片的额定电压和电流密度。高压MOS(VDSS>500 VV_{DSS} > 500\ V) 的重点是防止表面电场集中引起的击穿电压下降。典型结构是主结边缘做场限环(Field Limiting Ring)加场板(Field Plate),场限环把耗尽层向外逐步扩展,场板则通过金属或多晶硅层降低表面电场峰值。环数越多,耐压越高,但占用芯片面积也越大。600 V600\ V 级别通常需要 3~5 个场限环,900 V900\ V 以上可能需要 7~10 个。

低压大电流MOS(VDSS<100 VV_{DSS} < 100\ V) 的主要矛盾不是耐压,而是电流密度和开关速度。这类器件的工作电压低,耗尽层宽度小,guard ring更多起到保护芯片切割边缘(die edge)免受机械应力和污染的作用。多数低压MOS采用简单的截止环(Channel Stopper)加钝化层结构,不需要场限环。如果强行把高压器件的多层guard ring用在低压器件上,反而会增加栅漏电容(CgdC_{gd}),拖慢开关速度。

对比维度 | 高压MOS(≥500 V\geq 500\ V) | 低压大电流MOS(≤100 V\leq 100\ V)

--- | --- | ---

guard ring主要功能 | 防止表面击穿、提高耐压稳定性 | 保护切割边缘、减少漏电

典型结构 | 场限环 + 场板,环数 3~10 个 | 截止环 + 钝化层,结构简单

对开关速度影响 | 环数多则寄生电容略增 | 结构简化有利于降低 CgdC_{gd}

失效模式 | 高温下漏电流增大、雪崩耐量下降 | 边缘污染导致漏电,少见整体击穿

成本影响 | 晶圆面积占用大,成本高 | 面积利用充分,成本低

现场容易忽略的点是:中压MOS(150∼400 V150\sim 400\ V) 处于两者过渡区,设计常常根据目标应用偏向某一端。用于反激电源原边开关的管子,由于承受反射电压尖峰,更接近高压设计;用于低压同步整流的管子,则更接近低压设计。采购时不能只看封装和电流规格,要结合实际电路中的电压应力来选择。

封装和PCB布局对guard ring实际效果的影响

芯片内部的guard ring设计再完善,如果封装和外部布局不当,保护效果也会大打折扣。封装环节最需要注意的是芯片切割(die saw)质量。切割时产生的微裂纹如果延伸到有源区边缘,会破坏guard ring的完整性。大厂通常用激光开槽加湿法切割的双步工艺,先把表面钝化层烧出一条浅槽,再用刀片精确切割,这样能减少边缘碎裂。小厂为降成本只用一刀切,裂纹发生率明显偏高。

从外部看,PCB布局中的漏电距离是决定guard ring能否真正发挥隔离作用的关键。高压MOS的漏极焊盘和栅极焊盘之间,如果PCB表面清洁度不够或湿度大,沿面漏电会绕过芯片内部的保护环,从外部形成导通路径。设计规范要求:工作电压 400 V400\ V 以上的电路,漏极与其他走线之间的最小间距不小于 6 mm(爬电距离),且需要在走线间开槽或涂覆三防漆。多数工厂只关注电气间隙(空气距离)而忽略爬电距离,这是现场失效的常见原因。

实际使用中,动态测试比静态测试更容易暴露guard ring问题。静态测试时,环境干燥、温度正常,漏电流可能只有几百纳安;但设备连续运行几小时后,壳体温度升到 85∼105 ∘C85\sim 105\ ^{\circ}C,再加上湿度影响,漏电流可能增长三到五个数量级。老手在可靠性验证时,会专门做高温高湿偏压试验(THB,85/85条件),持续至少 1000 小时。如果规格书没有给出这个测试的数据,大概率是设计方没有做充分的边缘防护验证。

判断guard ring是否可靠的三步现场排查法

采购或失效分析人员拿到一只疑似guard ring问题导致损坏的管子时,按下面顺序排查,能快速定位原因。

第一步,外观检查。用 40∼6040\sim 60 倍体视显微镜观察芯片表面,重点看边缘区域是否有烧灼痕迹、变色、金属迁移现象。正常的guard ring区域颜色均匀,没有异常凸起。如果发现边缘有黑点或碳化痕迹,基本可以断定击穿点发生在终端结构附近。

第二步,电参数复测。用晶体管图示仪测击穿电压,观察曲线是否平滑。同时用高阻计测栅源漏电流(IGSSI_{GSS}),正常值应小于 100 nA100\ nA,如果明显偏大且随电压升高而非线性增长,说明栅极下方的保护环可能已经受损。测试时注意在 VGS=0V_{GS}=0 状态下进行,避免栅极悬空引入感应电荷。

第三步,温升对比。用热成像仪在工作状态下扫描芯片表面温度分布。正常芯片的温度梯度是中心高、边缘低,温差在 10∼20 ∘C10\sim 20\ ^{\circ}C 范围内。如果边缘温度异常高于中心,说明热量从有源区传导到边缘时受阻,guard ring区域的散热路径可能存在问题。

常见误区是把所有失效都归咎于封装焊接不良。实际情况是,焊接空洞导致的局部过热和guard ring设计不足导致的提前击穿,从外观上很难区分。区分方法是做破坏性分析:用化学方法去除封装后,用台阶仪测量芯片边缘的钝化层厚度,如果局部厚度偏差超过 10% 以上,说明制造工艺波动较大,这种芯片的guard ring一致性较差,批间失效风险高。

guard ring设计的代价与选型权衡

增加guard ring结构不是免费的。每增加一个场限环,芯片面积大约增加 3%~5% ,这意味着同样面积的晶圆,能切出的芯片数量减少,单片成本上升。以 88 英寸晶圆为例,如果单颗芯片面积从 5 mm25\ mm^2 增加到 5.5 mm25.5\ mm^2,每片晶圆可用的芯片数量就从约 650 颗降到约 590 颗,良率即使不变,单位成本也上升近 10%。

对于大批量、成本敏感的消费类电源,设计方可能选择少用或简化guard ring结构,以换取更低的单价。这种芯片在正常工况下没有问题,但遇到极端电压尖峰或长时间高温运行,失效概率会增加。采购时需要在价格和可靠性之间找到平衡点。

适用条件的边界在于:如果系统设计已经预留了充分的电压降额(比如用 600 V600\ V 管子承担 400 V400\ V 以下尖峰),且环境温度可控,简化版guard ring完全够用;如果系统需要在恶劣电网环境下工作(比如雷击浪涌频繁的工业现场),建议选用带完整场限环结构的管子,并配合外部TVS或RC吸收电路,形成双重保护。

最终选型建议按以下步骤操作:

  • 确认实际电路中漏源电压的最大尖峰值,乘以 1.5 倍安全系数后选择 VDSSV_{DSS}
  • 查看规格书中的 IDSSI_{DSS} 和 EASE_{AS} 参数,优先选择在同一耐压等级下 IDSSI_{DSS} 上限更低的型号
  • 了解晶圆制造是沟槽工艺还是平面工艺,沟槽器件的终端结构通常更紧凑,但 CgdC_{gd} 略大
  • 在相同封装和电流等级下,对比两三个供应商的瞬态热阻曲线,曲线平坦的通常散热路径更优
  • 要求提供高湿偏压测试报告,没有报告的至少确认其设计规范是否符合行业通用可靠性标准(如JEDEC或IEC体系内的相关要求)
  • 小批量试制后做温度循环测试,从 −40 ∘C-40\ ^{\circ}C 到 150 ∘C150\ ^{\circ}C,循环 500 次以上,观察漏电流变化率,变化幅度超过初始值 50% 的批次需谨慎使用

推荐文章