晶振下方铺铜禁忌与排查
·
深圳市柏贝斯科技有限公司，2020年成立于广东省深圳市，主营贴片电容、贴片电阻等，专业权威，经验丰富。
导读：
本文直击晶振下方铺铜的核心风险：地平面干扰导致频率漂移或停振。通过剖析寄生电容效应，给出“开槽隔离”的正确处理方案及具体尺寸建议，并附带起振失败的快速排查步骤，帮助工程师规避布局陷阱，确保时钟信号稳定。
在PCB布局中，晶振下方是否铺铜是个经典争议点。很多新手为了追求接地美观直接全覆盖，结果设备上电后时钟不稳、程序跑飞。其实，晶振对寄生电容极度敏感，下方的铜皮如果处理不当，会像一块隐形磁铁吸走能量，导致振荡器无法起振或频率偏移。
一、核心原理：为什么不能随意铺铜？
晶振的工作原理依赖内部石英晶片的机械谐振，这个谐振过程对外部负载电容非常敏感。PCB上的铜皮本质上是一个导体，它与晶振引脚之间会形成微小的寄生电容。
当晶振正下方存在大面积完整的地平面（GND）时，这个寄生电容会被显著放大。一旦总负载电容超过晶振规格书允许的范围（通常差异几pF就足以影响性能），就会出现两种典型症状：一是根本不起振，系统无时钟；二是频率偏低且随温度剧烈漂移。因此，行业通行规范强烈建议在晶振下方保持“净空”，即不铺铜、不留过孔，以最小化寄生参数。
二、正确处理方法：开槽隔离术
既然不能铺满，那该怎么处理？标准做法是实施“局部开槽”策略，而非完全裸露。
- 划定禁布区：以晶振两个引脚中心为基准，向外扩展约3-5mm的区域定义为“保护区”。
- 开槽隔离：在该保护区内的参考地平面（通常是第二层）上进行开槽处理。槽宽建议保持在0.5mm-1mm左右，槽的形状应围绕晶振轮廓，形成一个闭环的隔离带。
- 避免跨分割：关键判据是，晶振下方的地平面必须连续且不被其他信号线的回流路径切割。如果下方有数字高速信号线穿越，必须彻底移除该区域的铜皮，防止噪声耦合进敏感的模拟振荡电路。
- 外壳接地注意：如果晶振带有金属外壳，外壳通常接GND。此时，外壳下方的敷铜必须严格按照上述开槽规则执行，严禁将外壳焊盘与周围地平面直接连通而不做隔离。
三、调试指南：不起振时的快速排查
如果已经做了开槽但依然不起振，或者频率异常，请按以下顺序排查：
- 检查负载电容匹配：确认晶振两端外接的匹配电容值是否与晶振厂商标称一致。这是最常见的错误，有时开槽做得再好，电容选错也会失效。
- 验证驱动强度：部分MCU或芯片的输出驱动能力不足，导致无法克服寄生阻抗。尝试减小串联电阻（如有）或更换驱动能力更强的芯片型号。
- 物理干涉检查：用示波器探头测量晶振输出脚。如果波形幅度极低或正弦波失真严重，说明寄生电容过大。此时需重新审视布局，检查是否有未发现的铜皮残留，或缩小开槽区域进一步远离引脚。
📌总的来说，记住“晶振脚下留空地，四周开槽防干扰”这一句就够了，调试时优先检查负载电容与驱动匹配，再回头看布局细节。
爱采购产品库海量丰富，能让您快速高效锁定心仪产品，各位商家老板别再犹豫，赶紧体验起来！
