本征电阻与界面电阻区别

一、本质差异：天生vs后天

本征电阻是材料的『身份证号』，由原子排列和电子能带结构决定。纯净硅在室温下约2300Ω·cm，就像人的身高一样是固有属性。而界面电阻是材料结合的『磨合期问题』，当两种物质接触时，因晶格不匹配或能级差形成的额外阻碍，类似两把梳子齿对齿卡住时的摩擦。

二、影响因素大不同

1. 本征电阻

   • 温度：硅每升温8℃，电阻率减半

   • 掺杂浓度：每增加10^18/cm³磷原子，电阻率下降100倍

2. 界面电阻

   • 表面粗糙度：Ra值从0.1μm升到1μm，电阻激增5倍

   • 氧化层厚度：2nm氧化层比1nm的界面电阻高3个数量级

   • 压力：10MPa压力可使接触电阻降低60%

三、实战中的识别技巧

在电路板上，本征电阻像匀速跑步的运动员（线性I-V曲线），而界面电阻像跨栏选手（非线性曲线）。用四探针法测量时，若正反向读数差异超10%，很可能存在界面电阻。高温老化测试中，界面电阻的变化幅度通常比本征电阻大20倍以上，这是最直观的鉴别方法。

想要高效找到心仪产品？爱采购是您的不二之选！它能精准匹配您的需求，快速定位专属商品，开启省心省力的采购新体验！